Меню

Техпроцесс нм: Что означает «7 нм техпроцесс»?

Содержание

Что означает «7 нм техпроцесс»?

В сентябре Apple, как всегда, выпустила новое поколение iPhone. На этот раз сердцем смартфонов iPhone 11, iPhone 11 Pro и iPhone 11 Pro Max стал новый процессор от Apple A13 Bionic, подробный обзор которого AppleInsider.ru уже выпустил. Этот процессор, как и его предшественник A12 Bionic, выполнен по 7-нанометровому техпроцессу, о чём упоминают все журналисты. Но что такое этот «техпроцесс»? Чем 7-нанометровый лучше 10-нанометрового и когда будет 5-нанометровый? Давайте разберёмся.

Производство процессоров похоже на лабораторию из фантастического фильма

Что такое «7 нм техпроцесс»?

Если говорить очень упрощённо, то процессор — это миллиарды крошечных транзисторов и электрических затворов, которые включаются и выключаются при выполнении операций. «7 нм» — это размер этих транзисторов в нанометрах. Для понимания масштабов стоит напомнить, что в одном миллиметре миллион нанометров, а человеческий волос толщиной 80000 — 110000 нанометров. Транзистором, напомню, называют радиоэлектронный компонент из полупроводника (материал, у которого удельная проводимость меняется от воздействия температуры, различных излучений и прочего), который от небольшого входного сигнала управляет значительным током в выходной цепи. Он используется для усиления, генерирования, коммутации и преобразования электрических сигналов. Сейчас транзистор является основой схемотехники подавляющего большинства электронных компонентов и интегральных микросхем. Размер транзистора полезно знать специалистам для оценки производительности конкретного процессора, ведь чем меньше транзистор, тем меньше требуется энергии для его работы.

Процессор A7, стоявший в iPhone 5S, производился по 28-нанометровому техпроцессу

При производстве полупроводниковых интегральных микросхем применяется фотолитография (нанесение материала на поверхности микросхемы при участии света) и литография (нанесение материала с помощью потока электронов, излучаемого катодом вакуумной трубки). Разрешающая способность в микрометрах и нанометрах оборудования для изготовления интегральных микросхем (так называемые «проектные нормы») и определяет размер транзистора, а с ним и название применяемого конкретного технологического процесса.

Читайте далее: В iPhone 11 появится новый сопроцессор для фото- и видеосъёмки

Какие бывают техпроцессы?

Ранние техпроцессы, до стандартизации NTRS (National Technology Roadmap for Semiconductors) и ITRS, обозначались «ХХ мкм» (мкм — микрометр), где ХХ обозначало техническое разрешение литографического оборудования. В 1970-х существовало несколько техпроцессов, в частности 10, 8, 6, 4, 3, 2 мкм. В среднем, каждые три года происходило уменьшение шага с коэффициентом 0,7.

За сорок лет развития технологий разрешение оборудования достигло значений в десятках нанометров: 32 нм, 28 нм, 22 нм, 20 нм, 16 нм, 14 нм. Если говорить про iPhone, то в пока ещё актуальном iPhone 8 используется процессор А11 Bionic, изготовленный по 10-нанометровому техпроцессу. Серийный выпуск продукции по нему начался в 2016 году тайваньской компанией TSMC, которая изготавливает процессоры и для iPhone 11.

TSMC — тайваньская компания по производству микроэлектроники, поставляющая Apple процессоры

16 апреля 2019 года компания TSMC анонсировала освоение 6-нанометрового технологического процесса, что позволяет повысить плотность упаковки элементов микросхем на 18%. Данный техпроцесс является более дешевой альтернативой 5-нанометровому техпроцессу, также позволяет легко масштабировать изделия, разработанные для 7 нм.

В первой половине 2019 года всё та же компания TSMC начала опытное производство чипов по 5-нм техпроцессу. Переход на эту технологию позволяет повысить плотность упаковки электронных компонентов по сравнению с 7-нанометровым техпроцессом на 80% и повысить быстродействие на 15%. Ожидается, что IPhone 2020 года получит процессор, созданный по новому техпроцессу, а не на втором поколении 7-нанометрового техпроцесса.

В начале 2018 года исследовательский центр imec в Бельгии и компания Cadence Design Systems создали технологию и выпустили первые пробные образцы микропроцессоров по технологии 3 нм. Судя по обычным темпах внедрения новых техпроцессов в серийное производство, ждать процессоров, изготовленных по 3-нанометровому техпроцессу, стоит не раньше 2023 года. Хотя Samsung уже к 2021 году намерена начать производство 3-нанометровой продукции с использованием технологии GAAFET, разработанной компанией IBM.

Читайте далее: Процессоры для iPhone начнут производить по новой технологии

Что даёт 7 нм техпроцесс?

И вот мы пришли к самой интересной части. Что же даёт пользователю уменьшение размера транзисторов в процессоре его устройства?

Уменьшение транзисторов имеет огромное значение для маломощных чипов мобильных устройств и ноутбуков. Если сравнить схематично одинаковые процессоры, но изготовленные по 14-нанометровому и 7-нанометровому техпроцессу, то второй будет на 25% производительней при той же затраченной энергии. Или вы можете получить одинаковую производительность, но второй будет в два раза энергоэффективнее, что позволит ещё дольше читать блог Hi-News.ru на Яндекс.Дзен.

iPhone 11 с процессором A13 Bionic, изготовленном на 2 втором поколении 7-нанометрового техпроцесса

Одним словом, внедрение более современных технологических процессов даст нам увеличение времени работы iPhone и iPad от батареи при одинаковой производительности (следовательно, не надо раздувать размеры устройств для больших аккумуляторов), а также гораздо более мощные процессоры для MacBook. Мы уже видели, как чип A12X от Apple обходил некоторые старые чипы Intel в тестах, несмотря на то, что он был только пассивно охлажден и упакован внутри iPad Pro (2018).

Чтобы всегда быть в курсе современных технологий, обязательно подпишитесь на Telegram-канал AppleInsider.ru.

Что такое 10 нм, 7 нм или 5 нм в смартфоне? Техпроцесс для «чайников»

Оценка этой статьи по мнению читателей:

Появление этой статьи на Deep-Review было лишь вопросом времени. Многие читатели задавали одни и те же вопросы, суть которых сводилась к следующему: что реально отражает эта цифра (12, 10, 7 или 5 нм) в технических характеристиках смартфонов, где в процессоре те самые 5 нанометров? Что вообще такое техпроцесс и какой процессор лучше выбрать?

Даже в современных печатных книгах сплошь и рядом встречается распространенное заблуждение, будто эти цифры означают размеры транзисторов, из которых состоит процессор.

В общем, пришло время разобраться с этим вопросом!

Сразу предупреждаю, что статья рассчитана на самый широкий круг читателей, то есть, при желании все сказанное смогут понять даже дети.

Но прежде, чем говорить о нанометрах и техпроцессе, нужно разобраться с транзистором. Без понимания этого устройства весь наш дальнейший разговор будет лишен смысла.

Что такое транзистор в процессоре смартфона? Как он работает и зачем вообще нужен?

Транзистор — это основа любого процессора, памяти и других микросхем. Он представляет собой крошечное устройство, способное работать в двух режимах: усиления или переключения электрического сигнала. Нас интересует именно режим переключателя.

Основа любой вычислительной техники — это единички и нолики. Просмотр видео на смартфоне, прослушивание музыки, дополненная реальность и нейронные сети — все это работает на «единичках и ноликах»:

  • Единица — есть ток
  • Ноль — нет тока

Именно для получения единиц и нулей мы используем транзисторы. Когда из этого миниатюрного устройства выходит ток, мы говорим, что это единица, когда нет никакого электрического сигнала — получаем ноль.

Соответственно, один транзистор — это совершенно бесполезная ерунда, которая не сможет сделать ничего. Даже, чтобы посчитать 2+2 нам нужны десятки транзисторов.

Итак, для создания транзистора мы берем немножко песка (условно какую-то часть одной песчинки) и делаем из него микроскопическую основу:

Это будет наша кремниевая подложка (кремний получают именно из песка). Теперь нужно на эту основу нанести две области. Я думал, стоит ли погружаться в физику этого процесса и объяснять, как эти области делаются и что там происходит на уровне электронов, но решил не перегружать статью излишней информацией. Поэтому будем немножко абстрагироваться.

Итак, делаем две области: в одну ток подаем (вход в транзистор), а из другой — считываем (выход):

Мы сделали эти области внутри кремниевой подложки таким образом, чтобы ток не смог пройти от входа к выходу. Он будет останавливаться самим кремнием (показан зеленым цветом). Чтобы ток смог пройти от входа к выходу по поверхности кремниевой подложки, нужно сверху разместить проводящий материал (скажем, металл) и хорошенько его изолировать:

А теперь самое важное! Когда мы подадим напряжение на этот изолированный кусочек металла, размещенный над кремниевой подложкой, он создаст вокруг себя электрическое поле. Изоляция никак не будет влиять на действие этого электрического поля. И здесь происходит вся «магия»: слой кремния под действием этого электрического поля начинает проводить ток от входа к выходу! То есть, когда мы подаем напряжение, ток может легко протекать между двумя областями:

Вот и все! Осталось дело за малым — подключить «провода» (электроды) ко входу, выходу и кусочку изолированного металла, с помощью которого мы и будем включать/выключать транзистор. Назовем их так:

  • Вход — Исток
  • Выход — Сток
  • Металл с изоляцией — Затвор
МОП-транзистор

Для закрепления материала немножко поиграемся с этим транзистором.

Итак, транзистор находится под напряжением, то есть, электричество подается на исток. Но на затворе тока нет, так как на наш транзистор не «пришла единица». Соответственно затвор «закрыл» транзистор и ток по нему пройти дальше не сможет, так что и на выходе из транзистора мы получаем ноль:

Теперь ситуация изменилась и на затворе транзистора появилось напряжение, которое создало электрическое поле, позволившее току пройти через транзистор от истока к стоку. Как результат — транзистор выдал единицу (есть электрический сигнал):

Вот так все просто! То есть, основное напряжение поступает на вход ко всем транзисторам, но будет ли каждый конкретный транзистор пропускать этот ток дальше — зависит от незначительного напряжения на затворе. Это напряжение может появляться, например, когда другой транзистор, подключенный к этому, отправил электрический импульс («единичку»).

Этого знания более, чем достаточно для того, чтобы ответить на все остальные вопросы, касательно нанометров и логики работы процессора.

О том, какие физические процессы стоят за таким нехитрым переключателем, то есть, что именно заставляет электроны проходить по кремнию, когда над ним появляется электрическое поле, я рассказывать не буду. Возможно, о легировании кремния фосфором и бором, p-n переходах и электрических полях мы поговорим как-нибудь в другой раз. А сейчас перейдем к основному вопросу.

Что такое техпроцесс или где же спрятаны эти «7 нанометров»?

Предположим, у нас есть современный смартфон, процессор которого выполнен по 7-нм техпроцессу. Что внутри такого процессора имеет размер 7 нанометров? Предлагаю вам выбрать правильный вариант ответа:

  • Длина транзистора
  • Ширина транзистора
  • Расстояние между двумя транзисторами
  • Длина затвора
  • Ширина затвора
  • Расстояние между затворами соседних транзисторов

Какой бы вариант вы ни выбрали, ваш ответ — неверный, так как ничего из перечисленного не имеет такого размера. Если бы этот же вопрос я задал лет 20 назад, правильным ответом была бы длина затвора (или длина канала, по которому протекает ток от стока к истоку):

Стоп! Длина канала, ширина, площадь — да какая разница, что в чем измеряется!? Зачем вообще придумали эти названия техпроцессов, для чего они нужны простым людям? Что вообще должен показывать техпроцесс обычному покупателю? Зачем ему знать ту же длину затвора транзистора?

Давным давно один человек по имени Гордон Мур (основатель корпорации Intel) задумался о том, как быстро развиваются технологии. Под словом «развитие» он подразумевал рост количества транзисторов, помещающихся на одной и той же площади. Дело в том, что этот показатель напрямую влияет на скорость вычислений. Процессор, вмещающий всего 1 млн транзисторов будет работать гораздо медленней, чем тот, внутри которого находятся 10 млн транзисторов.

Более того, уменьшая размер транзистора, автоматически снижается его энергопотребление (ток, проходящий через транзистор пропорционален отношению его ширины к длине). Также уменьшается размер затвора и его емкость, позволяя ему переключаться еще быстрее. В общем, одни плюсы!

Так вот, этот человек наблюдал за историей развития вычислительной техники и заметил, что количество транзисторов на кристалле удваивается примерно каждые 2 года. Соответственно, размеры транзисторов уменьшаются на корень из двух раз.

Другими словами, нужно умножать каждую сторону квадратного транзистора на 0.7, чтобы его площадь уменьшилась вдвое:

Это наблюдение получило название «закон Мура» и так родилась маркировка техпроцесса: каждые два года эту цифру умножали на 0.7. Например, при переходе от 1000-нм техпроцесса к 700-нм, количество транзисторов на чипе возросло в 2 раза. Примерно то же можно сказать и обо всех современных процессорах: 14 нм -> 10 нм -> 7 нм -> 5 нм. Каждое последующее поколение просто умножаем на 0.7, предполагая, что количество транзисторов там увеличивалось вдвое.

Повторюсь, до определенного момента эта цифра означала длину канала (или длину затвора), так как эти элементы уменьшались пропорционально размеру транзистора.

Но затем удалось сокращать длину затвора быстрее, чем другие части транзистора. С тех пор связывать размер затвора с техпроцессом стало не совсем корректно, так как это уже не отражало реального увеличения плотности размещения транзисторов на кристалле.

Например, в 250-нм техпроцессе длина затвора составляла 190 нанометров, но транзисторы не были упакованы настолько плотно по сравнению с предыдущим техпроцессом, чтобы называть его 190-нанометровым (по размеру затвора). Это не отражало бы реальную плотность.

Затем длина канала и вовсе перестала уменьшаться каждые два года, так как появилась новая проблема. При дальнейшем уменьшении длины канала, электроны могли обходить узкий затвор, так как блокирующий эффект был недостаточно сильным. Более того, такие утечки возникали постоянно, вызывая повышенное энергопотребление и нагрев транзистора (и, как следствие, всего процессора).

В общем, техпроцесс отвязали от длины затвора и взяли просто группу из нескольких транзисторов (так называемую ячейку) и площадь этой ячейки использовали для названия техпроцесса.

К примеру, в 100-нм техпроцессе ячейка из 6 транзисторов занимала, скажем, 100 000 нанометров (это условная цифра из головы). Компания упорно работала над уменьшением размеров транзисторов или увеличением плотности их размещения и через пару лет добилась того, что в новом процессоре эта же ячейка занимает уже 50 000 нм.

Не важно, уменьшился ли размер транзисторов или просто удалось упаковать их более плотно (за счет сокращения слоя металла и других ухищрений), можно смело говорить, что количество транзисторов на кристалле выросло в два раза. А значит мы умножаем предыдущий техпроцесс (100 нм) на 0.7 и получаем новенький процессор, выполненный по 70-нм техпроцессу.

Однако, когда мы дошли до 22-нанометрового техпроцесса, уменьшать длину затвора уже было нереально, так как электроны проходили бы сквозь этот затвор и транзисторы постоянно бы пропускали ток.

Решение оказалось простым и гениальным — нужно взять канал, по которому проходит ток и поднять его вверх, над кремниевой основной, чтобы он полностью проходил через затвор:

Теперь всё пространство, по которому идет ток, управляется затвором, так как полностью им окружено. А раньше, как мы видим, этот затвор находился сверху над каналом и создавал сравнительно слабый блокирующий эффект.

С новой технологией, получившей название FinFET, можно было продолжать уменьшать длину затвора и размещать еще больше транзисторов, так как они стали более узкими (сравните на картинке ширину канала). Но говорить о размерах транзистора стало вообще бессмысленно. Не совсем понятно даже, как эти размеры теперь высчитывать, когда транзистор из плоского превратился в трехмерный.

Таким образом, техпроцесс полностью «оторвался» от каких-либо реальных величин и просто условно обозначает увеличение плотности транзисторов относительно предыдущего техпроцесса.

К примеру, длина канала в 14-нм процессоре от Intel составляет 24 нанометра, а у Samsung — 30 нанометров. Отличаются и другие метрики этих процессоров, сделанных, казалось бы, по одинаковому техпроцессу. Более того, длина затвора — не самая миниатюрная часть транзистора. В том же 14-нм процессоре ширина канала вообще состоит из нескольких атомов и составляет 8 нанометров! То есть, техпроцесс — это даже не описание самой маленькой части транзистора.

Другими словами, нанометровый техпроцесс не описывает размеры транзисторов. Сегодня это условная цифра, означающая плотность размещения транзисторов или увеличение количества транзисторов относительно предыдущего техпроцесса (что напрямую влияет на быстродействие процессора).

В любом случае, важно запомнить простое правило и пользоваться им при анализе характеристик смартфона:

Разница техпроцесса в 0.7 раз означает двукратное увеличение количества транзисторов

Для примера можем посмотреть на последние чипы от Apple. В 10-нм процессоре Apple A11 Bionic содержится 4.3 млрд транзисторов, а в 7-нм Apple A13 Bionic — 8.5 млрд транзисторов. То есть, видим, что техпроцесс отличается в 0.7 раз, а количество транзисторов — в 2 раза. Соответственно, 7-нм процессор гораздо производительней 10-нанометрового.

Продолжая аналогию, в 5-нм процессоре должно вмещаться в 2 раза больше транзисторов, чем в 7-нанометровом! Если вас не очень удивляет этот факт, обязательно почитайте на досуге мою заметку об экспоненциальном развитии технологий.

Итак, когда вы будете смотреть на два смартфона с 14-нм и 10-нм процессорами, то знайте что в последнем гораздо больше транзисторов, соответственно, его вычислительная мощность заметно выше. Так и следует пользоваться «техпроцессом» при выборе смартфона.

А если вам интересно, как эти бездушные транзисторы умеют «думать», делать сложные вычисления, показывать фильмы или проигрывать музыку, тогда ответы на эти вопросы читайте в нашем новом материале!

Алексей, глав. редактор Deep-Review

 

P.S. Мы открыли Telegram-канал и сейчас готовим для публикации очень интересные материалы! Подписывайтесь в Telegram на первый научно-популярный сайт о смартфонах и технологиях, чтобы ничего не пропустить!

 

Понравилась статья? Поделитесь с другими:

Померяемся нанометрами? РАЗБОР / Блог компании Droider.Ru / Хабр

Snapdragon 865, Apple A13 bionic, новый Ryzen от AMD... Отовсюду нам кричат про 7-нанометровый техпроцесс в смартфонах и ПК! Чем это отличается от знакомых 10 и 14 нанометров? Как влияет на батарейку, производительность, нагрев? А тут еще и Samsung с Google анонсируют процессоры на 5 нм, кто-то уже вообще говорит о 3 нм.

А где вообще Intel? Только что еле-еле переползли на 10 нм?

Мы решили узнать, что измеряют эти нанометры? И так ли важно ими мериться или это просто маркетинг? И реально ли Intel так безбожно устарел?


Прежде чем перейти к процессорам в наших смартфонах и компьютерах, немного основ как устроен процессор?

Знакомьтесь — это транзистор! Ключевой элемент всех процессоров. Фактически транзистор — это переключатель. Ток течет через него — это 1, ток не течет — это 0. Это и позволяет считать в двоичной системе — основа всех процессоров!

Раньше транзисторами были вакуумные лампочки. Условно — горит или не горит: единица или ноль.

Таких лампочек нужно было очень много, чтобы всё как-то работало. Например, компьютер ENIAC 1946 года, который участвовал в создании водородной бомбы насчитывал 17,5 тысяч вакуумных ламп и весил 27 Тонн, занимая 167 квадратных метров. При этом он жрал 150 кВт электричества.

И тут один из ключевых моментов, на который стоит обратить внимание. Еще раз повторю энергопотребление у этих 17,5 тысяч лампочек составляло 150 кВт.

Но в начале 1960-х случилась революция — изобретение и начало производства полевых транзисторов. Как раз у них исходным полупроводником является кремний — отсюда и всем известная силиконовая, кхм, то есть Кремниевая долина!

И тут понеслось! Размеры транзисторов уменьшились настолько, что они стали потреблять существенно меньше электричества и занимать меньше места. И количество транзисторов в вычислительной технике начало увеличиваться с огромной скоростью! А вместе с ним и мощность вычислительных систем!

В первом промышленном процессоре Intel 4004, который был выпущен в 1971 году было 2250 транзисторов.

А сейчас например в A13 Bionic этих транзисторов 8.5 миллиардов — это больше чем людей на планете! Ну пока…

Но на сколько вообще уменьшились современные транзисторы, насколько они маленькие? Простое сравнение легкое для понимания — например, с человеческим волосом!

На его срезе можно разместить почти 1.5 миллиона современных транзисторов сделанных по 7-нанометровому техпроцессу!

То есть у вас на толщине человеческого волосе можно разместить в 4 раза больше транзисторов, чем было в процессоре Intel 4004!

Почему же надо уменьшать? Тут все более-менее очевидно!

Во-первых, чем меньше транзистор — тем меньше он потребляет энергии. Вы уже это поняли на примере ламповых.

А во-вторых — их больше помещается на кристалле, а значит растёт производительность. Двойная выгода!

И тут мы переходим к понятию техпроцесса или Technology Node — что же это такое?

Если максимально упростить, то значением техпроцесса исторически являлась минимальная длина канала транзистора — как видно на картинке — не стоит его путать с размерами транзистора целиком.

То есть, чем меньше размер техпроцесса — тем лучше — это нам и пытаются донести компании, но так ли всё просто?

И тут важно другое: транзисторы бывают разные и они отличаются не только по размеру, но и по своей структуре.

Классические, планарные или плоские, транзисторы перестали использоваться относительно недавно — в 2012 году. Они уступили место трёхмерным транзисторам, где вытянули канал в третье измерение, уменьшив его толщину и тем самым уменьшив сам транзистор. Такая структура называется FinFET — они и используются сейчас.

Данная технология очень помогла уменьшить размер транзисторов и главное — сильно повысила количество транзисторов на единицу площади, что и является одним из ключевых показателей для производительности!

Но означает ли сегодня понятие техпроцесс тоже самое, что и несколько лет назад?

Во всей индустрии прослеживалась очень важная тенденция — каждый следующий техпроцесс был меньше предыдущего на 30%, что помогало удвоить количество транзисторов при сохранение того же энергопотребления — например 130*0.7=90 нм, 90*0.7=65 нм, далее до 45 нм, 32 нм, и так далее.

И это пока соответствует Закону Мура:

Количество транзисторов, размещаемых на кристалле интегральной схемы, удваивается каждые 24 месяца.

Что же стоит за этой игрой чисел?

Мы уже выяснили, что техпроцесс — это размер затвора транзистора, то есть длина канала, который пропускает или не пропускает через себя ток и этот размер ключевой!

Но оказывается это истинно, только если мы говорим о старых 32 нм — там все точно, хоть линейкой измеряй! И этот параметр был закреплен документально!

Но так было до 2009 года, когда из так называемого “Международного плана по развитию полупроводниковой технологии” было исключено понятие техпроцесса и его обозначения!

Простым языком — цифры указанные в тех процессе сегодня — это просто маркетинговый лейбл!

Производители пошли вразнос и начали называть всё подряд 10, 7 и вообще 5 нанометрами, а кто-то уже говорит и о 3 нанометрах! Можно всё это ставить в кавычки, как простое обозначение поколения процессоров!

Вот вам например структура процессора Apple A12, произведенного на заводе TSMC по 7- нанометровому техпроцессу. Обратите внимание на шкалу масштаба в левом нижнем углу.

Если сравнить масштаб и посчитать, то получается, что ширина канала — 8 нанометров, при том, что официально процесс называется 7-нанометровым.

Теперь давайте сравним 10-нанометровый процесс у Intel и 7-нанометровый у TSMC.

Кстати, знайте, что сегодня TSMC это компания, которая производит процессоры для AMD, а также делает Apple A13 и Snapdragon 865 — поэтому считайте, что мы сравниваем сразу все их чипы.

Обратите внимание на размерность. Сразу видно, что те же 10нм у Intel почти такие же как 7 нанометров у TSMC! Так что выходит Intel не так уж отстали от AMD и других производителей — они просто проиграли маркетинговую битву? Тут тоже все не так однозначно!

Внезапно по некоторым параметрам Intel даже выигрывают у TSMC.
Смотрите на 1 квадратный миллиметр 10нм кристалла Intel помещается примерно на 5 процентов больше транзисторов, чем на 7нм у того же Apple, Qualcomm или AMD.

Но при этом у повышенной плотности есть и минусы — увеличенный нагрев!

Значит получается что кристаллы Intel мощнее, но за счет плотности они больше греются. Таким образом, мы получаем тот самый пресловутый троттлинг.

А процессоры производства TSMC — Apple Qualcomm и AMD выигрывают именно за счет более просторного расположения транзисторов примерно тех же размеров.

Как они это делают — это скорее вопрос внутренней архитектуры, а не циферка, которая стоит в названии тех процесса.

Не думайте, что я забыл про архитектуру N7FF+ — да она еще плотнее чем у Intel, но если говорить о чипах серия AMD Zen 2, Applу A13, Snapdragon 865 — все сделаны на основе TSMC 7FF и она проигрывает в плотности Intel.

Единственный процессор, который уже производится по новой технологии N7FF+ с использованием экстремальной УФ-литографии — это Kirin 990 5G. Тут конечно плотность транзисторов сильно возрастает — аж на 15 процентов!

По идее производители просто идут по немного разному пути и если заглянуть в будущее, то становится понятно по какому: вот вам табличка того как все будет — чипы следующего поколения.

Нас интересует строчка про плотность транзисторов на 1 квадратный миллиметр!

По этим данным Intel более чем на 30 процентов обходит и Samsung, и TSMC в плотности транзисторов — и это при том, что тут мы сравниваем уже 7 нм у одного производителя и 5 у другого.

Откуда такой прирост? Как возможно такое повышение плотности — процы просто будут взрываться или работать только с навороченными система охлаждения?

Не совсем так. Все дело в том, что Intel планирует перейти на транзисторы совершенно другой структуры — под названием HNS — Horizontal Nano Sheets — это и позволит сделать скачок!

Но похожие планы есть и у Samsung — они идут немного в другую сторону к структуре Gate-All-Around FET.

Вот как это выглядит в реальности — не так симпатично, но вы только подумайте о том, какие они маленькие!

В итоге мы поняли, что за маркетинговыми названиями 7 нм и 5 нм скрывается битва архитектур, а в будущем мы сможем выяснить чей же путь был верным.

Что можно сказать абсолютно точно — нас ждёт огромный скачок среди всех чипов как мобильных так и десктопных уже в течение ближайших нескольких лет.

На этой ноте не хочется заканчивать тему процессоров, ведь мы изучили немало информации и документов, в том числе разобрались в процессе производства. Например, вы слышали о таком процессе Экстремальная Ультрафиолетовая Литография? Если на пальцах, это какая-то фантастика — капля олова превращается в плазму после попадания лазера: именно так создаются современные процессоры. Но сами установки может создавать только одна компания в мире и все гиганты от нее зависят.

Чьи нанометры лучше: под электронным микроскопом сравнили 14-нм техпроцесс Intel с 7-нм техпроцессом TSMC

Компания Intel на несколько лет выбилась из графика освоения передовых технологических процессов производства чипов. На текущий момент многие её настольные процессоры производятся по нормам несколько раз улучшенного 14-нанометрового технологического процесса (14-нм+++). В то же время основной конкурент в лице AMD заказывает производство своих чипов Ryzen 3000 на базе архитектуры Zen 2 у компании TSMC, которая выпускает продукцию по нормам уже 7-нанометрового техпроцесса.

С точки зрения цифр, преимущество явно на стороне AMD. Но немецкий оверклокер der8auer решил проверить, как на практике обстоят дела с разными значениями нанометров в чипах. Для этого он вооружился электронным микроскопом и сравнил процессоры Intel Core i9-10900K и AMD Ryzen 9 3950X. После подготовительного этапа der8auer смог рассмотреть под микроскопом одинаковые компоненты обоих чипов – кэш-память L2. Он выбрал именно этот компонент, так как логические блоки могут сильно отличаться, в зависимости от архитектуры, а дизайн кэш-памяти гораздо более стандартизован.

В результате удалось обнаружить, что у процессора Intel, изготавливаемого по нормам 14-нанометрового технологического процесса, ширина затвора транзисторов составляет 24 нм. В то же время у чипа AMD/TSMC, который производится по 7-нанометровой технологии, ширина затвора составляет 22 нм. Высота затвора также довольно похожа. Хотя отличия нельзя назвать существенными, техпроцесс TSMC является более плотным. TSMC производит чипы по 7-нм техпроцессу с плотностью размещения транзисторов около 90 МТ/мм² (миллион транзисторов на квадратный миллиметр), что сопоставимо по плотности 10-нанометровым техпроцессом, используемом Intel при производстве её новых мобильных процессоров.

Ещё нужно отметить, что ширина затвора явно не соответствует схеме наименования технологических процессов, как кто-то мог ожидать. Наименование техпроцесса и фактические размеры стали различаться уже давно, и теперь название техпроцесса носит скорее маркетинговый характер. Это актуально для всех производителей чипов. Потому для оценки эффективности технологического процесса производства чипов всё чаще начинают использовать другие показатели плотности полупроводниковой технологии.

Более детально ознакомиться с результатами исследования der8auer можно в следующем видео.

Источник: techpowerup

Разработка техпроцесса 3 нм под угрозой срыва. Проблемы у TSMC и Samsung

, Текст: Владимир Бахур

Оба лидера в области разработки передового техпроцесса производства микросхем FinFET GAA 3 нм TSMC и Samsung, столкнулись в непредвиденными проблемами. Заминка может обернуться срывом коммерческого запуска в 2022 году, потерей TSMC контракта с Apple и даже уступка лидерства «догоняющей» Intel.

Внезапно, на полном скаку

Компании Samsung и TSMC, которые в настоящее время лидируют в разработке технологического процесса выпуска микросхем с нормами 3 нм, будут вынуждены перенести сроки коммерческого запуска производства полупроводников. Об этом сообщил китайский ИТ-портал IT Home со ссылкой на информацию из неназванных отраслевых источников, полученную от аналитиков тайваньской Digitimes.

Согласно имеющимся данным, обе компании столкнулись с затруднениями при доработке технологии многозатворных полевых транзисторов с вертикальными затворами (fin field-effect transistor, FinFET) до новой технологии с кольцевыми затворами (Gate-All-Around, FinFET GAA), которая считается обязательным условием при переходе с норм 4-5 нм на нормы 3 нм для обоих техпроцессов Samsung и TSMC.

Подробности о возникших проблемах не сообщаются, но известно, что затруднения возникли не собственно с разработкой FinFET GAA, а с сопутствующим «ключевым узким местом» технологии.

В случае срыва ранее озвученных планов Samsung и TSMC будут вынуждены «задержаться» на стадии совершенствования техпроцесса 5 нм, считают обозреватели Digitimes. С другой стороны, задержка может обострить рыночную конкуренцию, обеспечив Intel с ее нынешним техпроцессом 10 нм дополнительную временную фору для сокращения разрыва.

Былых планов громадье

Как ранее сообщал CNews, еще в июле 2020 г. представители TSMC сообщили о планах по завершению сертификации и запуска пробного производства по техпроцессу 3 нм до конца 2021 г., с выходом на массовое производство во II полугодии 2022 г. Изначально первые чипы с нормами 3 нм TSMC собиралась выпускать на производственных линиях Phase 3 фабрики Fab 18. В TSMC также сообщали о разработке топологии 4 нм, запуск которой ранее ожидался в 2023 г.

Новые проблемы грозят Samsung и TSMC срывом запуска топологии 3 нм в 2022 году

Летом 2020 г. стало известно о планах Apple стать самым первым клиентом TSMC на первоначальные партии чипов с нормами 3 нм. Кроме того, в то время представители TSMC поделились прогнозом по запуску опытного производства с нормами 2 нм в 2023-2024 гг.

DSaaS: почему анализ данных как услуга набирает обороты

Новое в СХД

CNews рассказывал о планах Samsung по освоению топологии 3 нм еще весной 2019 г., сразу после успешного запуска производства с нормами 5 нм, при этом изначально в компании говорили о 2021 г. Позже, в апреле 2020 г., в связи с пандемией в Samsung скорректировали планы запуска первого конвейера с нормами 3 нм, перенеся их на 2022 г.

Руководство TSMC до недавнего времени возлагало большие надежды на быстрое освоение техпроцесса 3 нм. Так, выступая на конференции по итогам 2020 г., глава компании Лю Дэин (Liu Deyin) заявил о том, что суммарные инвестиции TSMC в освоение топологии 3 нм уже превысили 2 трлн новых тайваньских долларов (порядка $71 млрд), при этом целью компании является достижение производительности до 600 тыс. 12-дюймовых кремниевых пластин с чипами 3 нм в месяц.

TSMC занимается контрактным производством процессоров и других полупроводниковых компонентов для множества мировых компаний, включая MediaTek, AMD, Apple, Qualcomm и до недавнего времени Huawei.

Производственное подразделение Samsung, в свою очередь, в 2019 г. также озвучивало планы инвестировать в ближайшее десятилетие до $116 млрд в производственную топологию 3 нм, чтобы не отстать от TSMC.



TSMC планирует новую технологию компоновки и 1,4-нм техпроцесс

За минувшие дни на конференции Hotchips 2019 в Калифорнии было объявлено немало интересных инноваций. Мы уже написали о крупном чипе площадью 46.225 мм², который должен содержать 400.000 ядер. Intel рассказала подробности ускорителей ИИ NNP-I и NNP-T, AMD приоткрыла завесу тайны над процессорами EPYC второго поколения.

Незадолго до конференции Hotchips TSMC показала крупный дизайн чиплета на гигантской подложке. Непосредственно на самой конференции контрактный производитель рассказал о нынешних и грядущих вызовах в сфере полупроводникового производства. В ближайшей перспективе закон Мура продолжит действовать, в том числе и благодаря переходу на меньшие техпроцессы. Например, сейчас TSMC работает над внедрением 5-нм техпроцесса, уже начато рисковое производство. В массовое производство запущены техпроцессы N7 и N7P - они как раз используются для нынешних процессоров AMD Ryzen и EPYC, а также GPU Navi. В случае N5 и N5P технология глубокого ультрафиолета (EUV) будет использоваться еще более широко.

Плотность упаковки транзисторов в одном слое будет увеличиваться, вместе с тем можно рассчитывать на рост производительности и снижение энергопотребления. А новые технологии компоновки позволят усложнять чип не только в одном слое, но и создавать крупные 3D-дизайны, являющиеся продолжением существующих дизайнов 2.5D.

Меньшие техпроцессы будут сочетаться с новыми технологиями компоновки. Здесь TSMC особо подчеркивает N3, 3-нм техпроцесс. Но прогнозы производителя идут еще дальше - речь зашла даже о 1,4-нм техпроцессе. Впрочем, следует помнить, что не следует слепо сравнивать техпроцессы по размеру структуры.

Диаметр человеческого волоса составляет 0,1 мм. Типичный размер бактерии - 2 мкм, вируса - 50 нм. В углеродных нанотрубках расстояние между атомами углерода составляет всего 1,2 нм. Но производители полупроводников уже выпускают чипы с 7-нм структурами. Впрочем, планы, как мы отметили выше, идут гораздо дальше. Размер структуры на самом деле мало говорит о компоновке транзистора и других параметрах полупроводникового чипа, но для примерной оценки его использовать можно. Для TMSC ключевым фактором разработки новых техпроцессов являются новые материалы.

TSMC подчеркивает преимущество дизайна чиплетов

TSMC уже несколько раз почеркнула, что без перехода на чиплеты было бы проблематично продолжать увеличивать вычислительную производительность чипов и плотность компоновки. Что видно по презентации технологии чиплетов для процессоров ARM HPC, а также упомянутому выше анонсу чипа с множеством кристаллов-чиплетов на гигантской подложке.

Вместе с AMD тайваньскому производителю уже удалось выпустить первые массовые продукты на основе чиплетов, и в ближайшие годы этот дизайн будет доминировать. Впрочем, если верить TSMC, данная тенденция вовсе не новая. Еще несколько лет назад появилась потребность пододвинуть память ближе к вычислительным ядрам, что и привело к наработкам в данной сфере. Хороший пример - чипы памяти HBM в упаковке GPU, подобный дизайн сегодня предлагают и AMD, и NVIDIA. Хотя для игровых видеокарт он все же слишком дорогой. Но ускорители для дата-центров уже не обходятся без HBM.

В будущем память и вычислительные ядра продолжат сближение. Что было хорошо видно на нынешней конференции Hotchips. Например, французский стартап UPMEM показал планки памяти DIMM с вычислительными ядрами прямо в чипах DRAM. Гигантский чип Cerebras содержит 18 Гбайт SRAM, что тоже указывает на важность близко расположенной памяти.

В данной сфере, если верить TSMC, в ближайшие годы произойдут серьезные сдвиги. Упомянутый выше техпроцесс 1,4 нм позволит увеличить емкость кэша SRAM на чипе до нескольких гигабайт.

TSMC готова к тому, чтобы преодолевать грядущие испытания. Чипы будут более сложными на разных уровнях (новый техпроцесс, новая компоновка и т.д.), но TSMC уверена в решении всех проблем, компания не сомневается в сохранении действия закона Мура на ближайшие годы.

Несколько лет назад многие считали, что действие закона Мура закончилось. Действительно, тогда казалось, что технологии производства достигли своего предела, а NVIDIA высказывала мнение, что закон Мура продолжит выполняться только через параллельные дизайны архитектур. Сама Intel видела потенциал поддержания роста вычислительной производительности в Hyperscaling. Но проблемы с 10-нм техпроцессом сильно пошатнули положение Intel и привели к задержкам. Но Джим Келлер из Intel все же надеется продолжить действие закона Мура с помощью комбинации разных мер.

TSMC готова перейти на 2 нм техпроцесс к 2023 году — такие чипы будут мощнее и энергоэффективнее существующих — Железо на DTF

{"id":170612,"url":"https:\/\/dtf.ru\/hard\/170612-smi-tsmc-gotova-pereyti-na-2-nm-tehprocess-k-2023-godu-takie-chipy-budut-moshchnee-i-energoeffektivnee-sushchestvuyushchih","title":"\u0421\u041c\u0418: TSMC \u0433\u043e\u0442\u043e\u0432\u0430 \u043f\u0435\u0440\u0435\u0439\u0442\u0438 \u043d\u0430 2 \u043d\u043c \u0442\u0435\u0445\u043f\u0440\u043e\u0446\u0435\u0441\u0441 \u043a 2023 \u0433\u043e\u0434\u0443 \u2014 \u0442\u0430\u043a\u0438\u0435 \u0447\u0438\u043f\u044b \u0431\u0443\u0434\u0443\u0442 \u043c\u043e\u0449\u043d\u0435\u0435 \u0438 \u044d\u043d\u0435\u0440\u0433\u043e\u044d\u0444\u0444\u0435\u043a\u0442\u0438\u0432\u043d\u0435\u0435 \u0441\u0443\u0449\u0435\u0441\u0442\u0432\u0443\u044e\u0449\u0438\u0445","services":{"vkontakte":{"url":"https:\/\/vk.com\/share.php?url=https:\/\/dtf.ru\/hard\/170612-smi-tsmc-gotova-pereyti-na-2-nm-tehprocess-k-2023-godu-takie-chipy-budut-moshchnee-i-energoeffektivnee-sushchestvuyushchih&title=\u0421\u041c\u0418: TSMC \u0433\u043e\u0442\u043e\u0432\u0430 \u043f\u0435\u0440\u0435\u0439\u0442\u0438 \u043d\u0430 2 \u043d\u043c \u0442\u0435\u0445\u043f\u0440\u043e\u0446\u0435\u0441\u0441 \u043a 2023 \u0433\u043e\u0434\u0443 \u2014 \u0442\u0430\u043a\u0438\u0435 \u0447\u0438\u043f\u044b \u0431\u0443\u0434\u0443\u0442 \u043c\u043e\u0449\u043d\u0435\u0435 \u0438 \u044d\u043d\u0435\u0440\u0433\u043e\u044d\u0444\u0444\u0435\u043a\u0442\u0438\u0432\u043d\u0435\u0435 \u0441\u0443\u0449\u0435\u0441\u0442\u0432\u0443\u044e\u0449\u0438\u0445","short_name":"VK","title":"\u0412\u041a\u043e\u043d\u0442\u0430\u043a\u0442\u0435","width":600,"height":450},"facebook":{"url":"https:\/\/www. facebook.com\/sharer\/sharer.php?u=https:\/\/dtf.ru\/hard\/170612-smi-tsmc-gotova-pereyti-na-2-nm-tehprocess-k-2023-godu-takie-chipy-budut-moshchnee-i-energoeffektivnee-sushchestvuyushchih","short_name":"FB","title":"Facebook","width":600,"height":450},"twitter":{"url":"https:\/\/twitter.com\/intent\/tweet?url=https:\/\/dtf.ru\/hard\/170612-smi-tsmc-gotova-pereyti-na-2-nm-tehprocess-k-2023-godu-takie-chipy-budut-moshchnee-i-energoeffektivnee-sushchestvuyushchih&text=\u0421\u041c\u0418: TSMC \u0433\u043e\u0442\u043e\u0432\u0430 \u043f\u0435\u0440\u0435\u0439\u0442\u0438 \u043d\u0430 2 \u043d\u043c \u0442\u0435\u0445\u043f\u0440\u043e\u0446\u0435\u0441\u0441 \u043a 2023 \u0433\u043e\u0434\u0443 \u2014 \u0442\u0430\u043a\u0438\u0435 \u0447\u0438\u043f\u044b \u0431\u0443\u0434\u0443\u0442 \u043c\u043e\u0449\u043d\u0435\u0435 \u0438 \u044d\u043d\u0435\u0440\u0433\u043e\u044d\u0444\u0444\u0435\u043a\u0442\u0438\u0432\u043d\u0435\u0435 \u0441\u0443\u0449\u0435\u0441\u0442\u0432\u0443\u044e\u0449\u0438\u0445","short_name":"TW","title":"Twitter","width":600,"height":450},"telegram":{"url":"tg:\/\/msg_url?url=https:\/\/dtf.ru\/hard\/170612-smi-tsmc-gotova-pereyti-na-2-nm-tehprocess-k-2023-godu-takie-chipy-budut-moshchnee-i-energoeffektivnee-sushchestvuyushchih&text=\u0421\u041c\u0418: TSMC \u0433\u043e\u0442\u043e\u0432\u0430 \u043f\u0435\u0440\u0435\u0439\u0442\u0438 \u043d\u0430 2 \u043d\u043c \u0442\u0435\u0445\u043f\u0440\u043e\u0446\u0435\u0441\u0441 \u043a 2023 \u0433\u043e\u0434\u0443 \u2014 \u0442\u0430\u043a\u0438\u0435 \u0447\u0438\u043f\u044b \u0431\u0443\u0434\u0443\u0442 \u043c\u043e\u0449\u043d\u0435\u0435 \u0438 \u044d\u043d\u0435\u0440\u0433\u043e\u044d\u0444\u0444\u0435\u043a\u0442\u0438\u0432\u043d\u0435\u0435 \u0441\u0443\u0449\u0435\u0441\u0442\u0432\u0443\u044e\u0449\u0438\u0445","short_name":"TG","title":"Telegram","width":600,"height":450},"odnoklassniki":{"url":"http:\/\/connect.ok.ru\/dk?st.cmd=WidgetSharePreview&service=odnoklassniki&st. shareUrl=https:\/\/dtf.ru\/hard\/170612-smi-tsmc-gotova-pereyti-na-2-nm-tehprocess-k-2023-godu-takie-chipy-budut-moshchnee-i-energoeffektivnee-sushchestvuyushchih","short_name":"OK","title":"\u041e\u0434\u043d\u043e\u043a\u043b\u0430\u0441\u0441\u043d\u0438\u043a\u0438","width":600,"height":450},"email":{"url":"mailto:?subject=\u0421\u041c\u0418: TSMC \u0433\u043e\u0442\u043e\u0432\u0430 \u043f\u0435\u0440\u0435\u0439\u0442\u0438 \u043d\u0430 2 \u043d\u043c \u0442\u0435\u0445\u043f\u0440\u043e\u0446\u0435\u0441\u0441 \u043a 2023 \u0433\u043e\u0434\u0443 \u2014 \u0442\u0430\u043a\u0438\u0435 \u0447\u0438\u043f\u044b \u0431\u0443\u0434\u0443\u0442 \u043c\u043e\u0449\u043d\u0435\u0435 \u0438 \u044d\u043d\u0435\u0440\u0433\u043e\u044d\u0444\u0444\u0435\u043a\u0442\u0438\u0432\u043d\u0435\u0435 \u0441\u0443\u0449\u0435\u0441\u0442\u0432\u0443\u044e\u0449\u0438\u0445&body=https:\/\/dtf.ru\/hard\/170612-smi-tsmc-gotova-pereyti-na-2-nm-tehprocess-k-2023-godu-takie-chipy-budut-moshchnee-i-energoeffektivnee-sushchestvuyushchih","short_name":"Email","title":"\u041e\u0442\u043f\u0440\u0430\u0432\u0438\u0442\u044c \u043d\u0430 \u043f\u043e\u0447\u0442\u0443","width":600,"height":450}},"isFavorited":false}

5476 просмотров

Определение технологического процесса | PCMag

Конкретный метод производства, используемый для изготовления кремниевых чипов, который измеряется размером транзистора. Движущей силой дизайна интегральных схем является миниатюризация, а технологический процесс сводится к бесконечной цели - меньшего размера. Это означает большую вычислительную мощность на квадратный дюйм, а компактность позволяет создавать сверхкрупные микросхемы, которые можно разместить практически в любом месте.

Размер элемента измеряется в нанометрах
Размер элемента (элементов, составляющих структуру микросхемы) измеряется в нанометрах.Под техпроцессом 22 нм подразумеваются элементы размером 22 нм или 0,022 мкм. Ранние чипы, также называемые «технологическим узлом» и «технологическим узлом», измерялись в микрометрах (см. Таблицу ниже).

Исторически размер элемента относился к длине кремниевого канала между истоком и стоком в полевых транзисторах (см. Полевой транзистор). Сегодня размер элемента - это, как правило, наименьший элемент транзистора или размер затвора.

От 1000 до 90
Размер элемента 486-го чипа в 1989 году составлял 1000 нм (один микрон).К 2003 году он составлял 90 нм, уменьшившись чуть менее чем на одну миллионную метра. То, что может показаться незначительным, потребовало тысяч человеко-лет и миллиардов долларов на НИОКР. В приведенной ниже таблице обратите внимание на резкое сокращение производства полупроводников в первые годы.

Не всегда может быть меньше
В полупроводниковой промышленности целью всегда было разместить больше транзисторов на том же квадратном миллиметре кремния. В любой момент времени наименьшие размеры функций можно найти в новейших высокопроизводительных процессорах и микросхемах SoC, которые стоят несколько сотен долларов.Однако 8-битные и 16-битные микроконтроллеры (MCU) используются миллиардами и продаются всего за пару долларов. В них гораздо меньше транзисторов, и они не должны быть такими плотными. Микроконтроллер за 2 доллара может иметь размеры, аналогичные размерам высокопроизводительных чипов десятилетием или двумя ранее. См. Микроконтроллер, ЦП и SoC.

Чудо миниатюризации
Чтобы понять, насколько крошечные эти транзисторные элементы, на примере размеров 10 нм, восемь тысяч из них, уложенных бок о бок, равны поперечному сечению человеческого волоса.См. Полуузел и активную область.

От 120 000 до 5 нанометров
В конце 1950-х годов доля миллиметра могла казаться крошечной; однако к 2020 году размер элемента был уменьшен с 120 000 нм до 5 нм.

  Размеры полупроводников 
   (приблизительно для всех продавцов) 

  Нм Микрометры Миллиметры 
   Год (нм) (мкм) (мм) 

 1957 120 000 120,0 0,12
 1963 30 000 30.0 0,03
 1971 10 000 10,0 0,01
 1974 6 000 6,0
 1976 3000 3,0
 1982 1,500 1,5 **
 1985 1300 1,3 **
 1989 1 000 1,0 **
 1993 600 0,6 **
 1996 350 0,35 **
 1998 250 0,25 **
 1999 180 0,18 **
 2001 130 0,13 **
 2003 90 0,09 **
 2005 65 0,065
 2008 45 0,045
 2010 32 0,032
 2012 22 0,022
 2014 14 0.014
 2017 10 0,010
 2018 7 0,007
 2020 5 0,005
 2022 3 0,003

 Будущее
 Не кремний
 Метод 1 0.001

 ** Все еще используется для микроконтроллеров, которые не
    требуют современного
    технология (см. микроконтроллер).
 

Полмикрона - это огромно

За пять лет на протяжении 1990-х годов размер этих более ранних чипов AMD был уменьшен с 0,8 до 0,35 микрометра. Полмикрометра может показаться незначительным, но не в мире микроминиатюр производства полупроводников.Эта разница составляет 450 нанометров. По мере того, как функции становятся меньше, микросхема работает быстрее и потребляет меньше энергии для выполнения инструкций. (Trans = транзисторы). (Изображение любезно предоставлено Advanced Micro Devices, Inc.)

Технологический узел - WikiChip

Технологический узел (также технологический узел , технологический узел или просто узел ) относится к конкретному процессу производства полупроводников и его правилам проектирования. Различные узлы часто подразумевают разные поколения схем и архитектуры.Как правило, чем меньше технологический узел, тем меньше размер элемента, что позволяет производить транзисторы меньшего размера, которые являются более быстрыми и энергоэффективными. Исторически название технологического узла относилось к ряду различных характеристик транзистора, включая длину затвора, а также полутона M1. Совсем недавно из-за различий в маркетинге и разногласий между литейными заводами само число потеряло то точное значение, которое имело раньше. Последние технологические узлы, такие как 22 нм, 16 нм, 14 нм и 10 нм, относятся исключительно к конкретному поколению микросхем, изготовленных по определенной технологии.Это не соответствует ни длине ворот, ни полутона. Тем не менее, соглашение об именах сохранилось, и ведущие литейные предприятия называют свои узлы именно так.

Примерно с 2017 года имена узлов были полностью вытеснены маркетингом с некоторыми передовыми производителями, использующими имена узлов неоднозначно для представления слегка измененных процессов. Кроме того, размер, плотность и производительность транзисторов между литейными цехами больше не совпадают. Например, 10 нм Intel сравнимо с литейным размером 7 нм, а Intel 7 нм сравнимо с литейным 5 нм.

Номенклатура

[править]

Движущей силой масштабирования технологических узлов является закон Мура. Чтобы добиться удвоения плотности, контактный полистирол (CPP) и минимальный металлический шаг (MMP) необходимо масштабировать примерно в 0,7 раза на каждый узел. Другими словами, масштабирование 0,7x CPP ⋅ 0,7x MMP ≈ ½ области . Имена узлов фактически являются самоисполняющимся пророчеством, основанным на Законе Мура.

История [править]

См. Также: История производства полупроводников Intel и История производства полупроводников DEC

Примерно за первые 35 лет истории полупроводников, с момента первого массового производства полевых МОП-транзисторов в 1960-х и до конца 1990-х, технологический узел более или менее меньше относится к длине затвора транзистора (L g ), которая также считалась «минимальным размером элемента».Например, процесс Intel 0,5 мкм имел L г = 0,5 мкм . Так продолжалось до процесса 0,25 мкм в 1997 году, после чего Intel начала внедрять более агрессивное масштабирование длины затвора. Например, их процесс 0,25 мкм имел L г = 0,20 мкм и аналогично, их процесс 0,18 мкм имел L г = 0,13 мкм (узел впереди). В этих узлах «технологический узел» был фактически больше, чем длина ворот.

Сам термин в том виде, в каком мы его знаем сегодня, восходит к 1990-м годам, когда разработка микропроцессоров была обусловлена ​​более высокой частотой, в то время как разработка DRAM определялась постоянно растущим спросом на более высокую емкость.Поскольку более высокая емкость была достигнута за счет более высокой плотности, именно DRAM стала движущей силой масштабирования технологий. Так продолжалось и в 2000-е годы. Международная технологическая дорожная карта для полупроводников (ITRS) предоставляет полупроводниковой промышленности руководство и помощь в различных технологических узлах. К 2006 году, когда микропроцессоры начали доминировать в масштабировании технологий, ITRS заменила этот термин рядом отдельных индикаторов для Flash, DRAM и MPU / ASIC.

ITRS традиционно определяла технологический узел как наименьший половинный шаг линий контактирующего металла 1, разрешенный в процессе изготовления.Это общая метрика, используемая для описания и дифференциации технологий, используемых при производстве интегральных схем.

Значение потеряно [править]

В процессе 45 нм Intel достигла длины затвора 25 нм на традиционном планарном транзисторе. В этом узле масштабирование длины ворот фактически остановилось; любое дальнейшее масштабирование до длины затвора приведет к менее желательным результатам. После 32-нм техпроцесса, в то время как другие аспекты транзистора уменьшились, длина затвора была фактически увеличена.

С внедрением FinFET компанией Intel в их 22-нм техпроцесс плотность транзисторов продолжала расти, в то время как длина затвора оставалась более или менее постоянной. Это связано со свойствами FinFET; например, эффективная длина канала зависит от новых ребер ( W eff = 2 * H , ребро + W , ребро ). Из-за того, как транзистор резко изменился по сравнению с прежним, нынешняя схема именования потеряла всякий смысл.

Полуузел [править]

Полуузел, как и термин процесса, также относится к 1990-м годам, когда постепенная усадка была легко достижимой.Ожидалось, что полный технологический узел будет иметь линейное масштабное уменьшение 0,7x (например, 130 нм после полной усадки дает 90 нм). Точно так же предполагалось, что соответствующий полуузел будет иметь линейное сжатие 0,9x. Предпосылка этой идеи заключается в том, что, когда новый технологический узел рассматривался для нового полного узла, правила проектирования литейных предприятий (например, стандартные ячейки) были тщательно разработаны с ожиданием, что сжатие на половину узла должно последовать через 18 месяцев. Когда, наконец, произошла полусадочная усадка, оставалось лишь внести различные коррективы.Правильное планирование и упреждающие меры на этапах проектирования схемы могут позволить беспрепятственный переход к новому процессу, не сталкиваясь с нарушениями правил проектирования, синхронизацией или другими проблемами надежности. Обратите внимание, что некоторые этапы, такие как упаковка, все же необходимо переработать.

Тренд переднего края [править]

По мере усложнения процесса сокращения производства, требующего большего капитала, опыта и ресурсов, количество компаний, способных обеспечить передовые производственные мощности, неуклонно сокращается.По состоянию на 2020 год только три компании могут производить интегральные схемы с использованием самых передовых технологий: Intel, Samsung и TSMC.

Технологический узел

- WikiChip

Технологический узел (также технологический узел , технологический узел или просто узел ) относится к конкретному процессу производства полупроводников и его правилам проектирования. Различные узлы часто подразумевают разные поколения схем и архитектуры. Как правило, чем меньше технологический узел, тем меньше размер элемента, что позволяет производить транзисторы меньшего размера, которые являются более быстрыми и энергоэффективными.Исторически название технологического узла относилось к ряду различных характеристик транзистора, включая длину затвора, а также полутона M1. Совсем недавно из-за различий в маркетинге и разногласий между литейными заводами само число потеряло то точное значение, которое имело раньше. Последние технологические узлы, такие как 22 нм, 16 нм, 14 нм и 10 нм, относятся исключительно к конкретному поколению микросхем, изготовленных по определенной технологии. Это не соответствует ни длине ворот, ни полутона. Тем не менее, соглашение об именах сохранилось, и ведущие литейные предприятия называют свои узлы именно так.

Примерно с 2017 года имена узлов были полностью вытеснены маркетингом с некоторыми передовыми производителями, использующими имена узлов неоднозначно для представления слегка измененных процессов. Кроме того, размер, плотность и производительность транзисторов между литейными цехами больше не совпадают. Например, 10 нм Intel сравнимо с литейным размером 7 нм, а Intel 7 нм сравнимо с литейным 5 нм.

Номенклатура

[править]

Движущей силой масштабирования технологических узлов является закон Мура.Чтобы добиться удвоения плотности, контактный полистирол (CPP) и минимальный металлический шаг (MMP) необходимо масштабировать примерно в 0,7 раза на каждый узел. Другими словами, масштабирование 0,7x CPP ⋅ 0,7x MMP ≈ ½ области . Имена узлов фактически являются самоисполняющимся пророчеством, основанным на Законе Мура.

История [править]

См. Также: История производства полупроводников Intel и История производства полупроводников DEC

Примерно за первые 35 лет истории полупроводников, с момента первого массового производства полевых МОП-транзисторов в 1960-х и до конца 1990-х, технологический узел более или менее меньше относится к длине затвора транзистора (L g ), которая также считалась «минимальным размером элемента».Например, процесс Intel 0,5 мкм имел L г = 0,5 мкм . Так продолжалось до процесса 0,25 мкм в 1997 году, после чего Intel начала внедрять более агрессивное масштабирование длины затвора. Например, их процесс 0,25 мкм имел L г = 0,20 мкм и аналогично, их процесс 0,18 мкм имел L г = 0,13 мкм (узел впереди). В этих узлах «технологический узел» был фактически больше, чем длина ворот.

Сам термин в том виде, в каком мы его знаем сегодня, восходит к 1990-м годам, когда разработка микропроцессоров была обусловлена ​​более высокой частотой, в то время как разработка DRAM определялась постоянно растущим спросом на более высокую емкость.Поскольку более высокая емкость была достигнута за счет более высокой плотности, именно DRAM стала движущей силой масштабирования технологий. Так продолжалось и в 2000-е годы. Международная технологическая дорожная карта для полупроводников (ITRS) предоставляет полупроводниковой промышленности руководство и помощь в различных технологических узлах. К 2006 году, когда микропроцессоры начали доминировать в масштабировании технологий, ITRS заменила этот термин рядом отдельных индикаторов для Flash, DRAM и MPU / ASIC.

ITRS традиционно определяла технологический узел как наименьший половинный шаг линий контактирующего металла 1, разрешенный в процессе изготовления.Это общая метрика, используемая для описания и дифференциации технологий, используемых при производстве интегральных схем.

Значение потеряно [править]

В процессе 45 нм Intel достигла длины затвора 25 нм на традиционном планарном транзисторе. В этом узле масштабирование длины ворот фактически остановилось; любое дальнейшее масштабирование до длины затвора приведет к менее желательным результатам. После 32-нм техпроцесса, в то время как другие аспекты транзистора уменьшились, длина затвора была фактически увеличена.

С внедрением FinFET компанией Intel в их 22-нм техпроцесс плотность транзисторов продолжала расти, в то время как длина затвора оставалась более или менее постоянной. Это связано со свойствами FinFET; например, эффективная длина канала зависит от новых ребер ( W eff = 2 * H , ребро + W , ребро ). Из-за того, как транзистор резко изменился по сравнению с прежним, нынешняя схема именования потеряла всякий смысл.

Полуузел [править]

Полуузел, как и термин процесса, также относится к 1990-м годам, когда постепенная усадка была легко достижимой.Ожидалось, что полный технологический узел будет иметь линейное масштабное уменьшение 0,7x (например, 130 нм после полной усадки дает 90 нм). Точно так же предполагалось, что соответствующий полуузел будет иметь линейное сжатие 0,9x. Предпосылка этой идеи заключается в том, что, когда новый технологический узел рассматривался для нового полного узла, правила проектирования литейных предприятий (например, стандартные ячейки) были тщательно разработаны с ожиданием, что сжатие на половину узла должно последовать через 18 месяцев. Когда, наконец, произошла полусадочная усадка, оставалось лишь внести различные коррективы.Правильное планирование и упреждающие меры на этапах проектирования схемы могут позволить беспрепятственный переход к новому процессу, не сталкиваясь с нарушениями правил проектирования, синхронизацией или другими проблемами надежности. Обратите внимание, что некоторые этапы, такие как упаковка, все же необходимо переработать.

Тренд переднего края [править]

По мере усложнения процесса сокращения производства, требующего большего капитала, опыта и ресурсов, количество компаний, способных обеспечить передовые производственные мощности, неуклонно сокращается.По состоянию на 2020 год только три компании могут производить интегральные схемы с использованием самых передовых технологий: Intel, Samsung и TSMC.

Технологический узел

- WikiChip

Технологический узел (также технологический узел , технологический узел или просто узел ) относится к конкретному процессу производства полупроводников и его правилам проектирования. Различные узлы часто подразумевают разные поколения схем и архитектуры. Как правило, чем меньше технологический узел, тем меньше размер элемента, что позволяет производить транзисторы меньшего размера, которые являются более быстрыми и энергоэффективными.Исторически название технологического узла относилось к ряду различных характеристик транзистора, включая длину затвора, а также полутона M1. Совсем недавно из-за различий в маркетинге и разногласий между литейными заводами само число потеряло то точное значение, которое имело раньше. Последние технологические узлы, такие как 22 нм, 16 нм, 14 нм и 10 нм, относятся исключительно к конкретному поколению микросхем, изготовленных по определенной технологии. Это не соответствует ни длине ворот, ни полутона. Тем не менее, соглашение об именах сохранилось, и ведущие литейные предприятия называют свои узлы именно так.

Примерно с 2017 года имена узлов были полностью вытеснены маркетингом с некоторыми передовыми производителями, использующими имена узлов неоднозначно для представления слегка измененных процессов. Кроме того, размер, плотность и производительность транзисторов между литейными цехами больше не совпадают. Например, 10 нм Intel сравнимо с литейным размером 7 нм, а Intel 7 нм сравнимо с литейным 5 нм.

Номенклатура

[править]

Движущей силой масштабирования технологических узлов является закон Мура.Чтобы добиться удвоения плотности, контактный полистирол (CPP) и минимальный металлический шаг (MMP) необходимо масштабировать примерно в 0,7 раза на каждый узел. Другими словами, масштабирование 0,7x CPP ⋅ 0,7x MMP ≈ ½ области . Имена узлов фактически являются самоисполняющимся пророчеством, основанным на Законе Мура.

История [править]

См. Также: История производства полупроводников Intel и История производства полупроводников DEC

Примерно за первые 35 лет истории полупроводников, с момента первого массового производства полевых МОП-транзисторов в 1960-х и до конца 1990-х, технологический узел более или менее меньше относится к длине затвора транзистора (L g ), которая также считалась «минимальным размером элемента».Например, процесс Intel 0,5 мкм имел L г = 0,5 мкм . Так продолжалось до процесса 0,25 мкм в 1997 году, после чего Intel начала внедрять более агрессивное масштабирование длины затвора. Например, их процесс 0,25 мкм имел L г = 0,20 мкм и аналогично, их процесс 0,18 мкм имел L г = 0,13 мкм (узел впереди). В этих узлах «технологический узел» был фактически больше, чем длина ворот.

Сам термин в том виде, в каком мы его знаем сегодня, восходит к 1990-м годам, когда разработка микропроцессоров была обусловлена ​​более высокой частотой, в то время как разработка DRAM определялась постоянно растущим спросом на более высокую емкость.Поскольку более высокая емкость была достигнута за счет более высокой плотности, именно DRAM стала движущей силой масштабирования технологий. Так продолжалось и в 2000-е годы. Международная технологическая дорожная карта для полупроводников (ITRS) предоставляет полупроводниковой промышленности руководство и помощь в различных технологических узлах. К 2006 году, когда микропроцессоры начали доминировать в масштабировании технологий, ITRS заменила этот термин рядом отдельных индикаторов для Flash, DRAM и MPU / ASIC.

ITRS традиционно определяла технологический узел как наименьший половинный шаг линий контактирующего металла 1, разрешенный в процессе изготовления.Это общая метрика, используемая для описания и дифференциации технологий, используемых при производстве интегральных схем.

Значение потеряно [править]

В процессе 45 нм Intel достигла длины затвора 25 нм на традиционном планарном транзисторе. В этом узле масштабирование длины ворот фактически остановилось; любое дальнейшее масштабирование до длины затвора приведет к менее желательным результатам. После 32-нм техпроцесса, в то время как другие аспекты транзистора уменьшились, длина затвора была фактически увеличена.

С внедрением FinFET компанией Intel в их 22-нм техпроцесс плотность транзисторов продолжала расти, в то время как длина затвора оставалась более или менее постоянной. Это связано со свойствами FinFET; например, эффективная длина канала зависит от новых ребер ( W eff = 2 * H , ребро + W , ребро ). Из-за того, как транзистор резко изменился по сравнению с прежним, нынешняя схема именования потеряла всякий смысл.

Полуузел [править]

Полуузел, как и термин процесса, также относится к 1990-м годам, когда постепенная усадка была легко достижимой.Ожидалось, что полный технологический узел будет иметь линейное масштабное уменьшение 0,7x (например, 130 нм после полной усадки дает 90 нм). Точно так же предполагалось, что соответствующий полуузел будет иметь линейное сжатие 0,9x. Предпосылка этой идеи заключается в том, что, когда новый технологический узел рассматривался для нового полного узла, правила проектирования литейных предприятий (например, стандартные ячейки) были тщательно разработаны с ожиданием, что сжатие на половину узла должно последовать через 18 месяцев. Когда, наконец, произошла полусадочная усадка, оставалось лишь внести различные коррективы.Правильное планирование и упреждающие меры на этапах проектирования схемы могут позволить беспрепятственный переход к новому процессу, не сталкиваясь с нарушениями правил проектирования, синхронизацией или другими проблемами надежности. Обратите внимание, что некоторые этапы, такие как упаковка, все же необходимо переработать.

Тренд переднего края [править]

По мере усложнения процесса сокращения производства, требующего большего капитала, опыта и ресурсов, количество компаний, способных обеспечить передовые производственные мощности, неуклонно сокращается.По состоянию на 2020 год только три компании могут производить интегральные схемы с использованием самых передовых технологий: Intel, Samsung и TSMC.

Технологический узел

- WikiChip

Технологический узел (также технологический узел , технологический узел или просто узел ) относится к конкретному процессу производства полупроводников и его правилам проектирования. Различные узлы часто подразумевают разные поколения схем и архитектуры. Как правило, чем меньше технологический узел, тем меньше размер элемента, что позволяет производить транзисторы меньшего размера, которые являются более быстрыми и энергоэффективными.Исторически название технологического узла относилось к ряду различных характеристик транзистора, включая длину затвора, а также полутона M1. Совсем недавно из-за различий в маркетинге и разногласий между литейными заводами само число потеряло то точное значение, которое имело раньше. Последние технологические узлы, такие как 22 нм, 16 нм, 14 нм и 10 нм, относятся исключительно к конкретному поколению микросхем, изготовленных по определенной технологии. Это не соответствует ни длине ворот, ни полутона. Тем не менее, соглашение об именах сохранилось, и ведущие литейные предприятия называют свои узлы именно так.

Примерно с 2017 года имена узлов были полностью вытеснены маркетингом с некоторыми передовыми производителями, использующими имена узлов неоднозначно для представления слегка измененных процессов. Кроме того, размер, плотность и производительность транзисторов между литейными цехами больше не совпадают. Например, 10 нм Intel сравнимо с литейным размером 7 нм, а Intel 7 нм сравнимо с литейным 5 нм.

Номенклатура

[править]

Движущей силой масштабирования технологических узлов является закон Мура.Чтобы добиться удвоения плотности, контактный полистирол (CPP) и минимальный металлический шаг (MMP) необходимо масштабировать примерно в 0,7 раза на каждый узел. Другими словами, масштабирование 0,7x CPP ⋅ 0,7x MMP ≈ ½ области . Имена узлов фактически являются самоисполняющимся пророчеством, основанным на Законе Мура.

История [править]

См. Также: История производства полупроводников Intel и История производства полупроводников DEC

Примерно за первые 35 лет истории полупроводников, с момента первого массового производства полевых МОП-транзисторов в 1960-х и до конца 1990-х, технологический узел более или менее меньше относится к длине затвора транзистора (L g ), которая также считалась «минимальным размером элемента».Например, процесс Intel 0,5 мкм имел L г = 0,5 мкм . Так продолжалось до процесса 0,25 мкм в 1997 году, после чего Intel начала внедрять более агрессивное масштабирование длины затвора. Например, их процесс 0,25 мкм имел L г = 0,20 мкм и аналогично, их процесс 0,18 мкм имел L г = 0,13 мкм (узел впереди). В этих узлах «технологический узел» был фактически больше, чем длина ворот.

Сам термин в том виде, в каком мы его знаем сегодня, восходит к 1990-м годам, когда разработка микропроцессоров была обусловлена ​​более высокой частотой, в то время как разработка DRAM определялась постоянно растущим спросом на более высокую емкость.Поскольку более высокая емкость была достигнута за счет более высокой плотности, именно DRAM стала движущей силой масштабирования технологий. Так продолжалось и в 2000-е годы. Международная технологическая дорожная карта для полупроводников (ITRS) предоставляет полупроводниковой промышленности руководство и помощь в различных технологических узлах. К 2006 году, когда микропроцессоры начали доминировать в масштабировании технологий, ITRS заменила этот термин рядом отдельных индикаторов для Flash, DRAM и MPU / ASIC.

ITRS традиционно определяла технологический узел как наименьший половинный шаг линий контактирующего металла 1, разрешенный в процессе изготовления.Это общая метрика, используемая для описания и дифференциации технологий, используемых при производстве интегральных схем.

Значение потеряно [править]

В процессе 45 нм Intel достигла длины затвора 25 нм на традиционном планарном транзисторе. В этом узле масштабирование длины ворот фактически остановилось; любое дальнейшее масштабирование до длины затвора приведет к менее желательным результатам. После 32-нм техпроцесса, в то время как другие аспекты транзистора уменьшились, длина затвора была фактически увеличена.

С внедрением FinFET компанией Intel в их 22-нм техпроцесс плотность транзисторов продолжала расти, в то время как длина затвора оставалась более или менее постоянной. Это связано со свойствами FinFET; например, эффективная длина канала зависит от новых ребер ( W eff = 2 * H , ребро + W , ребро ). Из-за того, как транзистор резко изменился по сравнению с прежним, нынешняя схема именования потеряла всякий смысл.

Полуузел [править]

Полуузел, как и термин процесса, также относится к 1990-м годам, когда постепенная усадка была легко достижимой.Ожидалось, что полный технологический узел будет иметь линейное масштабное уменьшение 0,7x (например, 130 нм после полной усадки дает 90 нм). Точно так же предполагалось, что соответствующий полуузел будет иметь линейное сжатие 0,9x. Предпосылка этой идеи заключается в том, что, когда новый технологический узел рассматривался для нового полного узла, правила проектирования литейных предприятий (например, стандартные ячейки) были тщательно разработаны с ожиданием, что сжатие на половину узла должно последовать через 18 месяцев. Когда, наконец, произошла полусадочная усадка, оставалось лишь внести различные коррективы.Правильное планирование и упреждающие меры на этапах проектирования схемы могут позволить беспрепятственный переход к новому процессу, не сталкиваясь с нарушениями правил проектирования, синхронизацией или другими проблемами надежности. Обратите внимание, что некоторые этапы, такие как упаковка, все же необходимо переработать.

Тренд переднего края [править]

По мере усложнения процесса сокращения производства, требующего большего капитала, опыта и ресурсов, количество компаний, способных обеспечить передовые производственные мощности, неуклонно сокращается.По состоянию на 2020 год только три компании могут производить интегральные схемы с использованием самых передовых технологий: Intel, Samsung и TSMC.

Как определяются узлы процесса?

В ExtremeTech мы много говорим об узлах процесса, но не часто возвращаемся к тому, что технически представляет собой узел процесса . Теперь, когда 10-нм узел Intel находится в производстве, а TSMC + Samsung говорит о будущих 5-нм и 3-нм узлах, самое время вернуться к этой теме, особенно к вопросу о том, как TSMC и Samsung сравниваются с Intel.

Узлы процессов обычно именуются числом, за которым следует аббревиатура для нанометра: 32нм, 22нм, 14нм и т. Д. Не существует фиксированной объективной связи между какой-либо функцией ЦП и именем узла. Так было не всегда. Примерно с 1960-х до конца 1990-х годов узлы назывались в зависимости от длины их ворот.Эта диаграмма из IEEE показывает взаимосвязь:

Долгое время длина затвора (длина затвора транзистора) и полутона (половина расстояния между двумя идентичными элементами на кристалле) соответствовали имени технологического узла, но последний раз, когда это было правдой, было 1997. Полутон продолжал соответствовать имени узла в течение нескольких поколений, но больше не связан с ним в каком-либо практическом смысле. Фактически, прошло очень много времени с тех пор, как наше геометрическое масштабирование узлов процессора фактически соответствовало тому, как выглядела бы кривая, если бы мы могли продолжить на самом деле , уменьшая размеры элементов.

Значительно ниже 1 нм до 2015 года? Приятная фантазия.

Если бы мы выполнили требования геометрического масштабирования, чтобы синхронизировать имена узлов и фактические размеры элементов, шесть лет назад мы бы упали ниже 1 нм производства. Числа, которые мы используем для обозначения каждого нового узла, - это просто числа, которые выбирают компании. Еще в 2010 году ITRS (подробнее о них чуть позже) называл технологическое ведро, выгружаемое на каждом узле, как обеспечивающее «эквивалентное масштабирование». По мере приближения к концу нанометровой шкалы компании могут начать использовать ангстремы вместо нанометров, или мы можем просто начать использовать десятичные дроби.Когда я начал работать в этой отрасли, гораздо чаще журналисты ссылались на технологические узлы в микронах, а не в нанометрах - например, 0,18 или 0,13 мкм вместо 180 или 130 нм.

Как рынок раздроблен

Производство полупроводников связано с огромными капитальными затратами и большим объемом долгосрочных исследований. Средний промежуток времени между внедрением нового технологического подхода в газету и его внедрением в широкомасштабное коммерческое производство составляет порядка 10-15 лет.Десятилетия назад полупроводниковая промышленность осознала, что для всех было бы выгодно, если бы существовала общая дорожная карта для внедрения узлов и размеров функций, на которые будут ориентированы эти узлы. Это позволило бы одновременно развернуть все части головоломки, необходимые для вывода на рынок нового узла. В течение многих лет ITRS - Международная технологическая дорожная карта для полупроводников - публиковала общую дорожную карту для отрасли. Эти дорожные карты рассчитаны на более чем 15 лет и устанавливают общие цели для рынка полупроводников.

Изображение из Википедии

ITRS был опубликован с 1998 по 2015 год. В 2013-2014 гг. ITRS была реорганизована в ITRS 2.0, но вскоре признала, что объем ее полномочий, а именно обеспечение «основного ориентира в будущее для университетов, консорциумов и отраслевых исследователей с целью стимулирования инноваций в различных областях технологий». »Потребовал от организации радикального расширения охвата и охвата. ITRS была ликвидирована, и была сформирована новая организация под названием IRDS - Международная дорожная карта для устройств и систем - с гораздо более широкими полномочиями, охватывающими более широкий набор технологий.

Этот сдвиг в масштабах и фокусах отражает то, что происходит в литейной промышленности. Причина, по которой мы перестали привязывать длину гейта или полутона к размеру узла, заключается в том, что они либо перестали масштабировать, либо начали масштабирование намного медленнее. В качестве альтернативы компании интегрировали различные новые технологии и производственные подходы, чтобы обеспечить непрерывное масштабирование узлов. На 40/45 нм такие компании, как GF и TSMC, представили иммерсионную литографию. Двойной узор был введен на 32 нм. Изготовление Gate-last было особенностью 28 нм.FinFET были представлены Intel на основе 22-нм, а остальная часть отрасли - на узле 14/16 нм.

Компании иногда представляют функции и возможности в разное время. AMD и TSMC представили иммерсионную литографию на 40/45 нм, но Intel дождалась 32 нм, чтобы использовать эту технику, решив сначала развернуть двойной узор. GlobalFoundries и TSMC стали больше использовать двойную структуру на 32/28 нм. TSMC использовала конструкцию «последний затвор» на 28 нм, в то время как Samsung и GF использовали технологию «сначала затвор». Но по мере того, как прогресс замедляется, мы наблюдаем, как компании все больше полагаются на маркетинг с большим набором определенных «узлов».«Вместо того, чтобы каскадировать по довольно большому числовому пространству (90, 65, 45), такие компании, как Samsung, запускают узлы, которые находятся прямо друг над другом, численно говоря:

Одно из основных различий между TSMC и Samsung на 3-нм технологии: Samsung развернет GAAFET (Gate-All-Around FETs), в то время как TSMC продолжит использовать FinFET для другого поколения.

Я думаю, вы можете возразить, что эта стратегия продукта не очень ясна, потому что невозможно определить, какие узлы процесса являются усовершенствованными вариантами более ранних узлов, если у вас нет диаграммы.

Хотя имена узлов не привязаны к какому-либо конкретному размеру функции, а некоторые функции перестали масштабироваться, производители полупроводников все еще ищут способы улучшить ключевые показатели. Это настоящее инженерное усовершенствование. Но из-за того, что к настоящему времени получить преимущества сложнее, а разработка занимает больше времени, компании все больше экспериментируют с тем, что называть такими улучшениями. Samsung, например, развертывает гораздо больше имен узлов, чем раньше. Это маркетинг.

Почему люди заявляют, что 10-нм Intel и 7-нм TSMC / Samsung эквивалентны?

Потому что производственные параметры 10-нанометрового процесса Intel очень близки к значениям, которые TSMC и Samsung используют для того, что они называют 7-нанометровым процессом.Приведенная ниже диаграмма взята из WikiChip, но она сочетает в себе известные размеры элементов 10-нм узла Intel с известными размерами элементов 7-нм узла TSMC и Samsung. Как видите, они очень похожи:

Изображение предоставлено ET, скомпилировано из данных WikiChip

Столбец дельта 14 нм / дельта 10 нм показывает, насколько каждая компания уменьшила масштаб конкретной функции по сравнению с предыдущим узлом. Intel и Samsung имеют более жесткий минимальный шаг металла, чем TSMC, но ячейки SRAM TSMC с высокой плотностью меньше, чем у Intel, что, вероятно, отражает потребности различных клиентов на тайваньском литейном заводе.Между тем ячейки Samsung даже меньше, чем у TSMC. В целом, однако, 10-нм техпроцесс Intel достигает многих ключевых показателей, таких как то, что TSMC и Samsung называют 7-нм.

Отдельные микросхемы могут по-прежнему иметь характеристики, которые отличаются от этих размеров из-за определенных целей дизайна. Информация, предоставляемая производителями по этим номерам, относится к типичной ожидаемой реализации на данном узле, не обязательно с точным соответствием для какой-либо конкретной микросхемы.

Были вопросы о том, насколько точно процесс Intel 10 нм + (используемый для Ice Lake) отражает эти цифры (которые, как мне кажется, были опубликованы для Cannon Lake).Это правда, что ожидаемые спецификации для 10-нм узла Intel, возможно, немного изменились, но 14-нм + также было отклонением от 14-нм.

Мы еще не знаем, как предстоящий 7-нм техпроцесс Intel будет сравниваться с 5-нм и 3-нм технологическими узлами, которые будут доступны от TSMC и Samsung к тому моменту, когда узел Intel будет готов. Intel заявила, что хочет вернуть себе лидерство в области производства на 5 нм. Наилучший вариант для запуска этого узла - это, вероятно, конец 2024 - начало 2025 года.

Собираем все вместе

Лучший способ понять значение нового узла процесса - рассматривать его как общий термин.Когда литейный завод говорит о развертывании нового технологического узла, то, что они говорят, сводится к следующему:

«Мы создали новый производственный процесс с меньшими характеристиками и более жесткими допусками. Для достижения этой цели мы интегрировали новые производственные технологии. Мы называем этот набор новых производственных технологий узлом процесса, потому что нам нужен общий термин, который позволяет нам уловить идею прогресса и улучшенных возможностей ».

Сейчас прочитано:

Масштабирование полного узла для 2ч32-массового производства

На ежегодном технологическом симпозиуме TSMC тайваньский производитель полупроводников подробно описал характеристики своего будущего 3-нанометрового технологического узла, а также изложил дорожную карту для 5-нанометровых преемников в виде технологических узлов N5P и N4.

Начнем с будущего технологического узла TSMC N5, который представляет собой технологический узел 2 -го поколения для глубокого ультрафиолета (DUV) и экстремального ультрафиолета (EUV) после редко используемого узла N7 + (используется, например, в Kirin 990 SoC). TSMC находится в массовом производстве уже несколько месяцев, так как мы ожидаем, что в настоящий момент отгрузка кремния потребителям, а потребительские товары будут доставлены в этом году - SoC следующего поколения от Apple являются вероятными первыми кандидатами на этот узел.

TSMC сообщает, что N5 в настоящее время прогрессирует с плотностью дефектов на четверть раньше, чем N7, при этом новый узел имеет лучшую производительность во время массового производства, чем оба их предшественника основных узлов N7 и N10, с прогнозируемой плотностью дефектов, которая, как предполагается, будет продолжать расти. улучшить прошлые исторические тенденции последних двух поколений.

Литейный завод готовит новый узел N5P, основанный на текущем процессе N5, который увеличивает его производительность и энергоэффективность за счет увеличения скорости на 5% и снижения мощности на 10%.

Помимо N5P, TSMC также представляет узел N4, который представляет собой дальнейшее развитие процесса N5, использующий дополнительные уровни EUV для уменьшения масок с минимальной работой по миграции, необходимой разработчикам микросхем. Мы увидим, что производство с риском N4 начнется в 4К21, а массовое производство начнется в 2022 году.

Сегодняшней самой большой новостью стало сообщение TSMC об их следующем большом скачке за пределы семейства технологических узлов N5, которым является 3-нм узел N3. Мы слышали, что TSMC работала над определением узла еще в прошлом году, и успехи шли хорошо.

В отличие от 3-нанометрового технологического узла Samsung, который использует структуры транзисторов GAA (Gate-all-around), TSMC вместо этого будет придерживаться транзисторов FinFET и полагаться на «инновационные функции», которые позволят им достичь масштабирования всего узла, которое обещает N3 принести.

Рекламируемые усовершенствования PPA новых технологических процессов
Данные, объявленные во время конференц-звонков, мероприятий, пресс-брифингов и пресс-релизов
TSMC
N7
и
16FF +
N7
и
N10
N7P
и
N7
N7 +
и
N7
N5
и
N7
N5P
и
N5
N3
и
N5
Мощность -60% <-40% -10% -15% -30% -10% -25-30%
Производительность + 30% ? + 7% + 10% + 15% + 5% + 10-15%
Логическая область

Сокращение%

(плотность)

70%

> 37%

~ 17%

0.55x

-45%

(1,8x)

0,58x

-42%

(1,7x)

Объем
Производство



2 квартал 2019
2 квартал 2020 2021 h3 2022

По сравнению с узлом N5, N3 обещает повысить производительность на 10–15% при тех же уровнях мощности или снизить мощность на 25–30% при тех же скоростях транзистора.Кроме того, TSMC обещает увеличение плотности логической области в 1,7 раза, а это означает, что мы увидим коэффициент масштабирования 0,58 раза между логикой N5 и N3. Эта агрессивная усадка не распространяется напрямую на все структуры, так как плотность SRAM раскрывается с улучшением только на 20%, что будет означать коэффициент масштабирования 0,8x, а аналоговые структуры масштабируются еще хуже при 1,1x плотности.

Современные конструкции микросхем очень тяжелы для SRAM с практическим отношением 70/30 SRAM к логическому соотношению, поэтому на уровне кристалла ожидаемая усадка кристалла будет только ~ 26% или меньше.

Планируется, что

N3 войдет в рискованное производство в 2021 году и начнет массовое производство в 2ч32. Раскрытые TSMC технологические характеристики на N3 будут точно соответствовать раскрытиям Samsung на 3GAE с точки зрения мощности и производительности, но будут намного лучше с точки зрения плотности.

Мы опубликуем более подробный контент с технологического симпозиума TSMC в должное время, поэтому следите за обновлениями, чтобы получать дополнительную информацию и обновления.

Связанное чтение:

.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *